在线问答
直播中

中科院

10年用户 208经验值
擅长:可编程逻辑 电源/新能源 MEMS/传感技术 嵌入式技术 连接器 光电显示 存储技术 接口/总线/驱动 控制/MCU RF/无线
私信 关注

【OK210试用体验】3.2 裸机驱动的编写---PWM篇

本帖最后由 中科院 于 2015-9-19 10:19 编辑

通过本程序的编写，大家会学习到如何使用S5P210的定时器
先说说芯片基本时钟情况
QQ截图20150918181840.png


QQ截图20150918181859.png



  2. #define MP0_4CON        (*(volatile unsigned long *)0xE0200340)
  3. #define MP0_4DAT        (*(volatile unsigned long *)0xE0200344)
  4. #define GPD0CON          (*(volatile unsigned long *)0xE02000A0)
  5. #define GPD0DAT                (*(volatile unsigned long *)0xE02000A4)
  6. // clock
  7. #define APLL_LOCK         (*(volatile unsigned long *)0xE0100000)        
  8. #define MPLL_LOCK         (*(volatile unsigned long *)0xE0100008)
  9. #define APLL_CON0         (*(volatile unsigned long *)0xE0100100)
  10. #define APLL_CON1         (*(volatile unsigned long *)0xE0100104)
  11. #define MPLL_CON         (*(volatile unsigned long *)0xE0100108)
  12. #define CLK_SRC0         (*(volatile unsigned long *)0xE0100200)
  13. #define CLK_SRC1         (*(volatile unsigned long *)0xE0100204)
  14. #define CLK_SRC2         (*(volatile unsigned long *)0xE0100208)
  15. #define CLK_SRC3         (*(volatile unsigned long *)0xE010020c)
  16. #define CLK_SRC4         (*(volatile unsigned long *)0xE0100210)
  17. #define CLK_SRC5         (*(volatile unsigned long *)0xE0100214)
  18. #define CLK_SRC6         (*(volatile unsigned long *)0xE0100218)
  19. #define CLK_SRC_MASK0   (*(volatile unsigned long *)0xE0100280)
  20. #define CLK_SRC_MASK1   (*(volatile unsigned long *)0xE0100284)
  21. #define CLK_DIV0         (*(volatile unsigned long *)0xE0100300)
  22. #define CLK_DIV1         (*(volatile unsigned long *)0xE0100304)
  23. #define CLK_DIV2         (*(volatile unsigned long *)0xE0100308)
  24. #define CLK_DIV3         (*(volatile unsigned long *)0xE010030c)
  25. #define CLK_DIV4         (*(volatile unsigned long *)0xE0100310)
  26. #define CLK_DIV5         (*(volatile unsigned long *)0xE0100314)
  27. #define CLK_DIV6         (*(volatile unsigned long *)0xE0100318)
  28. #define CLK_DIV7         (*(volatile unsigned long *)0xE010031c)
  29. #define CLK_DIV0_MASK   0x7fffffff
  30. #define APLL_MDIV       0x7d
  31. #define APLL_PDIV       0x3
  32. #define APLL_SDIV       0x1
  33. #define MPLL_MDIV        0x29b
  34. #define MPLL_PDIV        0xc
  35. #define MPLL_SDIV        0x1
  36. #define set_pll(mdiv, pdiv, sdiv)  (1<<31 | mdiv<<16 | pdiv<<8 | sdiv)
  37. #define APLL_VAL        set_pll(APLL_MDIV,APLL_PDIV,APLL_SDIV)
  38. #define MPLL_VAL        set_pll(MPLL_MDIV,MPLL_PDIV,MPLL_SDIV)
  39. // PWM CLOCK
  40. #define        TCFG0            ( *(volatile unsigned long *)0xE2500000)
  41. #define        TCFG1            ( *(volatile unsigned long *)0xE2500004)
  42. #define        TCON              ( *(volatile unsigned long *)0xE2500008)
  43. #define        TCNTB0            ( *(volatile unsigned long *)0xE250000C)
  44. #define        TCMPB0            ( *(volatile unsigned long *)0xE2500010)
  45. #define        TCNTO0            ( *(volatile unsigned long *)0xE2500014)
  46. #define        TCNTB1            ( *(volatile unsigned long *)0xE2500018)
  47. #define        TCMPB1            ( *(volatile unsigned long *)0xE250001C)
  48. #define        TCNTO1            ( *(volatile unsigned long *)0xE2500020)
  49. #define        TCNTB2            ( *(volatile unsigned long *)0xE2500024)
  50. #define        TCMPB2            ( *(volatile unsigned long *)0xE2500028)
  51. #define        TCNTO2            ( *(volatile unsigned long *)0xE250002C)
  52. #define        TCNTB3            ( *(volatile unsigned long *)0xE2500030)
  53. #define        TCMPB3            ( *(volatile unsigned long *)0xE2500034)
  54. #define        TCNTO3            ( *(volatile unsigned long *)0xE2500038)
  55. #define        TCNTB4            ( *(volatile unsigned long *)0xE250003C)
  56. #define        TCNTO4            ( *(volatile unsigned long *)0xE2500040)
  57. #define        TINT_CSTAT         ( *(volatile unsigned long *)0xE2500044)
  58. void init_clock(void)
  59. {

  61.             CLK_SRC0 = 0x0;// close PLL        
  62.             APLL_LOCK= 0x0000FFFF;
  63.             MPLL_LOCK = 0x0000FFFF;            
  64.             // set PLL         
  65.             APLL_CON0 =APLL_VAL;//FOUT= MDIV * FIN / (PDIV*2^(SDIV-1)) = 1000 MHz        
  66.             MPLL_CON = MPLL_VAL;// FOUT = MDIV*FIN/(PDIV*2^SDIV)=667 MHz               
  67.             CLK_SRC0= 0x10001111;// FOUT = MDIV*FIN/(PDIV*2^SDIV)=667 MHz        
  68. }
  69. void init_timer(unsigned long tcntb,unsigned long tcmpb)
  70. {
  71.         TCON = 0;
  72.         TCFG0= (TCFG0 & ~0xff00ff)|0x41;//设置预分频系数65
  73.         TCFG1 =(TCFG1 & ~(0xf<<0))|0x04;// 16分频  输入时钟= PCLK /(prescaler+ 1) /divider =62500hz
  74.         TCNTB0 = tcntb;
  75.         TCMPB0 = tcmpb;
  76.         TCON |= 1<<1;// 更新TCNTB0 TCMPB0
  77.         TCON &= ~(1<<1);// 清手动更新位
  78.         TCON |= (1<<0)|(1<<3);// 选择自动加载并启动timer0
  79.         //TINT_CSTAT |= 1;
  80. }
  81. static void Delay(long count)
  82. {
  83.             volatile int i, j = 0;
  84.             volatile static int loop = 800000000/10000;
  85.             for(;count > 0;count--)
  86.                 for(i=0;i < loop; i++) { j++; }
  87. }
  88. void main(void)
  89. {

  91.     GPD0CON = (GPD0CON & ~(0xF << 0))|0x2;
  92.     MP0_4CON= (MP0_4CON & ~0xFFFF0000) | 0x11110000;
  93.     MP0_4DAT|= 0xF0;
  94.     init_clock();//初始化时钟
  95.     init_timer(62500,40000);//初始wttimer                                   
  96.     while(1)
  97.     {
  98.     }
  99.     //TCON = 0;

  101. }




更多回帖

0 0 0

相关帖子

发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分