FPGA|CPLD|ASICwilliam hill官网
直播中

小yz

8年用户 22经验值
擅长:可编程逻辑 嵌入式技术 处理器/DSP
私信 关注
[问答]

modelsim仿真后如何查看输出结果?

本帖最后由 小yz 于 2016-4-21 23:13 编辑

用verilog编程后,在modelsim里面如何查看$display或$monitor等的输出结果呢 ?

仿真完后transcript里面没有显示出仿真结果,应该怎么查看呢?

更多回帖

发帖
×
20
完善资料,
赚取积分