Virtex5 DDR2 IP核编译错误的解决办法？

你好@ dushuaihu
您是否在项目目录中看到这些IP的NGC文件？
尝试将translate属性中的-sd开关指向具有NGC文件的位置。
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）
在原帖中查看解决方案

你好@ dushuaihu
试试这个主题的建议：http：//forums.xilinx.com/t5/Virtex-Family-FPGAs/NgdBuild-604-logical-block-gen-dbg-enable-u-vio0-with-type-vio/td-p
/ 703611
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

你好@ dushuaihu
以上帖子有帮助吗？
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

嗨，vemulad 
不，我在示例/ par中的所有.xco文件中将“SET flowvendor = ISE”修改为“SET flowvendor = Foundation_ISE”，但错误在上面是相同的。 
这个问题是软件漏洞吗？
并且，在UG086.pdf中，我找不到有关修改.xco文件的消息。