电子发烧友App

硬声App

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>业界新闻>厂商新闻>JEDEC发布DDR3存储器标准的DDR3L规范

JEDEC发布DDR3存储器标准的DDR3L规范

收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论

查看更多

相关推荐

DDR5内存接口芯片组如何利用DDR5 for DIMM的优势?

2021 年,JEDEC 宣布发布 JESD79-5 DDR5 SDRAM 标准,标志着行业向 DDR5 dual-inline memory modules (DIMM) 的过渡。
2024-03-17 09:50:37429

完整的DDR2、DDR3DDR3L内存电源解决方案同步降压控制器TPS51216数据表

电子发烧友网站提供《完整的DDR2、DDR3DDR3L内存电源解决方案同步降压控制器TPS51216数据表.pdf》资料免费下载
2024-03-13 13:58:120

适用于DDR2、DDR3DDR3LDDR4且具有VTTREF缓冲基准的TPS51206 2A峰值灌电流/拉电流DDR终端稳压器数据表

电子发烧友网站提供《适用于DDR2、DDR3DDR3LDDR4且具有VTTREF缓冲基准的TPS51206 2A峰值灌电流/拉电流DDR终端稳压器数据表.pdf》资料免费下载
2024-03-13 13:53:030

具有同步降压控制器、2A LDO和缓冲基准的TPS51916完整DDR2、DDR3DDR3LDDR4存储器电源解决方案数据表

电子发烧友网站提供《具有同步降压控制器、2A LDO和缓冲基准的TPS51916完整DDR2、DDR3DDR3LDDR4存储器电源解决方案数据表.pdf》资料免费下载
2024-03-13 11:24:340

具有同步降压控制器、2A LDO和缓冲基准的TPS51716完整DDR2、DDR3DDR3L、LPDDR3和DDR4内存电源解决方案数据表

电子发烧友网站提供《具有同步降压控制器、2A LDO和缓冲基准的TPS51716完整DDR2、DDR3DDR3L、LPDDR3和DDR4内存电源解决方案数据表.pdf》资料免费下载
2024-03-13 11:13:440

完整的DDRDDR2和DDR3内存电源解决方案同步降压控制器数据表

电子发烧友网站提供《完整的DDRDDR2和DDR3内存电源解决方案同步降压控制器数据表.pdf》资料免费下载
2024-03-13 10:16:450

请问STM32MP135裸机开发DDR怎么配置?

使用STM32CubeMx 配置4Gb DDR3L,目前是这样配置的
2024-03-11 08:35:45

TPS65295完整 DDR4 存储器电源解决方案数据表

电子发烧友网站提供《TPS65295完整 DDR4 存储器电源解决方案数据表.pdf》资料免费下载
2024-03-06 10:17:540

DDR4信号完整性测试要求

DDR5已经开始商用,但是有的产品还才开始使用DDR4。本文分享一些DDR4的测试内容。DDR4 和前代的 DDR3 相比, 它的速度大幅提升,最高可以达到 3200Mb/s,这样高速的信号,对信号完整性的要求就更加严格,JESD79‐4 规范也对 DDR4 信号的测量提出了一些要求。
2024-01-08 09:18:24463

DDR1/2/3数据预取技术原理详解

时钟频率:可通过倍频技术升级的核心频率。时钟频率可以理解为IO Buffer的实际工作频率,DDR2中时钟频率为核心频率的2倍,DDR3 DDR4中时钟频率为核心频率的4倍。
2023-12-25 18:18:471188

DDR5 SDRAM规范

JESD79-5B DDR5 SDRAM-2022 JEDEC
2023-12-25 09:51:552

JESD79-5B DDR5 SDRAM-2022 JEDEC

JESD79-5B DDR5 SDRAM-2022 JEDEC
2023-12-23 09:24:37

硬件威廉希尔官方网站 设计之DDR威廉希尔官方网站 设计(4)

DDR4(第四代双倍数据速率同步动态随机存取存储器)是一种高带宽的存储器,今天主要讲述一下DDR4在Layout过程中的一些细节。在DDR的设计过程中,DDR的Layout是十分重要的环节。
2023-11-29 15:39:101470

存储器厂强攻DDR5产品 后市可期

对于ddr5市场的发展,威刚表示,现阶段观察到需求端春燕来临,主要来自pc,随着顾客需求的明显好转和pc内存内容的提高,明年上半年ddr5将超过ddr4,形成黄金交叉。目前在现货市场上,ddr5的单价比ddr4高4-50%,从威强的情况来看,ddr5比重的上升有助于总利润率。
2023-11-24 10:38:38217

DDR3存储厂迎涨价商机 华邦、钰创、晶豪科等订单涌进

法人方面解释说:“标准型dram和nand目前由三星、sk hynix、美光等跨国企业主导,因此,中台湾企业在半导体制造方面无法与之抗衡。”在ddr3 ddr3的情况下,台湾制造企业表现出强势。ddr3的价格也随之上涨,给台湾半导体企业带来了很大的帮助。
2023-11-14 11:29:36405

DDR3相较于DDR2有哪些特点?其设计规范有哪些?

存储器一般来说可以分为内部存储器(内存),外部存储器(外存),缓冲存储器(缓存)以及闪存这几个大类。内存也称为主存储器,位于系统主机板上,可以同CPU直接进行信息交换。
2023-11-04 17:53:251406

DDR4和DDR3内存都有哪些区别?

DDR4和DDR3内存都有哪些区别? 随着计算机的日益发展,内存也越来越重要。DDR3DDR4是两种用于计算机内存的标准。随着DDR4内存的逐渐普及,更多的人开始对两者有了更多的关注。 DDR3
2023-10-30 09:22:003885

美光科技发布1β制程节点技术的16Gb DDR5存储器,领先业界

。美光 1β DDR5 DRAM 可扩大运算能力,并以更高性能辅佐资料中心及客户端平台,支持 AI 训练及推论、生成式 AI、资料分析、存储器资料库等。全新 1β DDR5 DRAM 产品在现有模组化密度中,速率可达 4800MT/s 至 7200MT/s,适用于资料中心及客户端应用。
2023-10-19 16:03:00387

阐述DDR3读写分离的方法

DDR3是2007年推出的,预计2022年DDR3的市场份额将降至8%或以下。但原理都是一样的,DDR3的读写分离作为DDR最基本也是最常用的部分,本文主要阐述DDR3读写分离的方法。
2023-10-18 16:03:56516

i.mx6ul板4G通信移植与使用

处理提供多种存储器接口,其中包括16位lpddr2,ddr3ddr3l,nand flash,nor flash,emmc,具有qspi spi接口可与广泛的外设进行连接,如wifi、蓝牙、gps、显示屏及摄像头等。
2023-10-09 08:11:27

EVB-P6UL WIFI驱动简易移植及测试

处理提供多种存储器接口,其中包括16位lpddr2,ddr3ddr3l,nand flash,nor flash,emmc,具有qspi spi接口可与广泛的外设进行连接,如wifi、蓝牙、gps、显示屏及摄像头等。
2023-10-09 07:41:53

EVB-P6UL硬件手册

了外接电源的复杂性,并简化了上电时序。这个系列的每个处理提供多种存储器接口,其中包括16位lpddr2,ddr3ddr3l,nand flash,nor flash,emmc,具有qspi spi
2023-10-09 06:31:16

EVB-P6UL linux根文件系统定制手册

的pmu,降低了外接电源的复杂性,并简化了上电时序。这个系列的每个处理提供多种存储器接口,其中包括16位lpddr2,ddr3ddr3l,nand flash,nor flash,emmc,具有
2023-10-09 06:23:56

DDR3DDR4存储器学习笔记

DDR存储器发展的主要方向一言以蔽之,是更高速率,更低电压,更密的存储密度,从而实现更好的性能。
2023-10-01 14:03:00488

DDR3DDR4的技术特性对比

摘要:本文将对DDR3DDR4两种内存技术进行详细的比较,分析它们的技术特性、性能差异以及适用场景。通过对比这两种内存技术,为读者在购买和使用内存产品时提供参考依据。
2023-09-27 17:42:101088

DDR3带宽的计算方法

我们在买DDR内存条的时候,经常会看到这样的标签DDR3-1066、DDR3-2400等,这些名称都有什么含义吗?请看下表。
2023-09-26 11:35:331922

【紫光同创PGL50H】小眼睛科技盘古50K开发板试用体验之测测DDR3

时,就需要外扩DDR SRAM二级存储来满足需求。 本期的主角盘古PGL50H FPGA就贴心的在核心板上,为我们配备了两片DDR3的芯片,来完成二级存储的需求。 两片DDR3组成32bit的总线数据
2023-09-21 23:37:30

DDR4与DDR3的不同之处 DDR4设计与仿真案例

相对于DDR3, DDR4首先在外表上就有一些变化,比如DDR4将内存下部设计为中间稍微突出,边缘变矮的形状,在中央的高点和两端的低点以平滑曲线过渡,这样的设计可以保证金手指和内存插槽有足够的接触面
2023-09-19 14:49:441478

DDR3的规格书解读

以MT41J128M型号为举例:128Mbit=16Mbit*8banks 该DDR是个8bit的DDR3,每个bank的大小为16Mbit,一共有8个bank。
2023-09-15 15:30:09629

DDR3带宽计算方法 FPGA所支持的最大频率

DDR3带宽计算之前,先弄清楚以下内存指标。
2023-09-15 14:49:462497

DDR3的原理和应用设计

一看到DDR,联想到的就是高速,一涉及到高速板有些人就比较茫然。高速板主要考虑两个问题点,当然其它3W,2H是基本点。
2023-09-15 11:42:37757

为什么DDR3/4不需要设置input delay呢?

内置校准: DDR3DDR4控制器通常具有内置的校准机制,如ODT (On-Die Termination)、ZQ校准和DLL (Delay Locked Loop)。这些机制可以自动调整驱动和接收威廉希尔官方网站 的特性,以优化信号完整性和时序。
2023-09-11 09:14:34420

基于FPGA的DDR3读写测试

本文介绍一个FPGA开源项目:DDR3读写。该工程基于MIG控制器IP核对FPGA DDR3实现读写操作。
2023-09-01 16:23:19741

基于AXI总线的DDR3读写测试

本文开源一个FPGA项目:基于AXI总线的DDR3读写。之前的一篇文章介绍了DDR3简单用户接口的读写方式:《DDR3读写测试》,如果在某些项目中,我们需要把DDR挂载到AXI总线上,那就要通过MIG IP核提供的AXI接口来读写DDR
2023-09-01 16:20:371887

49 29C DDR3控制User Interface详解 - 第9节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:42:55

49 29C DDR3控制User Interface详解 - 第8节

控制DDR3
充八万发布于 2023-08-19 14:42:05

49 29C DDR3控制User Interface详解 - 第7节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:41:15

49 29C DDR3控制User Interface详解 - 第6节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:40:25

49 29C DDR3控制User Interface详解 - 第5节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:39:35

49 29C DDR3控制User Interface详解 - 第4节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:38:44

49 29C DDR3控制User Interface详解 - 第3节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:37:54

49 29C DDR3控制User Interface详解 - 第2节

控制DDR3
充八万发布于 2023-08-19 14:37:04

49 29C DDR3控制User Interface详解 - 第1节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:36:13

48 29B DDR3控制MIG配置详解 - 第8节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:20:19

48 29B DDR3控制MIG配置详解 - 第7节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:19:29

48 29B DDR3控制MIG配置详解 - 第6节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:18:39

48 29B DDR3控制MIG配置详解 - 第5节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:17:49

48 29B DDR3控制MIG配置详解 - 第4节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:16:58

48 29B DDR3控制MIG配置详解 - 第3节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:16:08

48 29B DDR3控制MIG配置详解 - 第2节

控制DDR3
充八万发布于 2023-08-19 14:15:18

48 29B DDR3控制MIG配置详解 - 第1节 #硬声创作季

控制DDR3
充八万发布于 2023-08-19 14:14:28

47 29A DDR3原理与应用简介 - 第7节

DDR3
充八万发布于 2023-08-19 13:56:54

47 29A DDR3原理与应用简介 - 第6节 #硬声创作季

DDR3
充八万发布于 2023-08-19 13:56:04

47 29A DDR3原理与应用简介 - 第5节 #硬声创作季

DDR3
充八万发布于 2023-08-19 13:55:13

47 29A DDR3原理与应用简介 - 第4节 #硬声创作季

DDR3
充八万发布于 2023-08-19 13:54:23

47 29A DDR3原理与应用简介 - 第3节 #硬声创作季

DDR3
充八万发布于 2023-08-19 13:53:33

47 29A DDR3原理与应用简介 - 第2节

DDR3
充八万发布于 2023-08-19 13:52:43

47 29A DDR3原理与应用简介 - 第1节 #硬声创作季

DDR3
充八万发布于 2023-08-19 13:51:53

32 31.DDR3实例:基于在线逻辑分析仪调试DDR3数据读写 - 第1节

DDR3数据串口通信代码状态机逻辑分析仪
充八万发布于 2023-08-19 04:25:22

DDR威廉希尔官方网站 的PCB布局布线要求

上期和大家聊的电源PCB设计的重要性,那本篇内容小编则给大家讲讲存储器的PCB设计建议,同样还是以大家最为熟悉的RK3588为例,详细介绍一下DDR模块威廉希尔官方网站 的PCB设计要如何布局布线。由于
2023-08-18 08:09:43384

68 第20.3讲 DDR3实验-DDR3初始化 校准 超频测试 - 第7节 #硬声创作季

DDR3数据驱动程序函数
充八万发布于 2023-08-17 07:58:15

68 第20.3讲 DDR3实验-DDR3初始化 校准 超频测试 - 第6节 #硬声创作季

DDR3数据驱动程序函数
充八万发布于 2023-08-17 07:57:25

68 第20.3讲 DDR3实验-DDR3初始化 校准 超频测试 - 第5节 #硬声创作季

DDR3数据驱动程序函数
充八万发布于 2023-08-17 07:56:35

关于MCU200T的DDR3的配置和原理图的问题

MCU200T的DDR3在官方给的如下图两份文件中都没有详细的介绍。 在introduction文件中只有简略的如下图的一句话的介绍 在schematic文件中也没有明确表明每个接口的具体信息
2023-08-17 07:37:34

从里可以找到DDR200T的DDR3的配置和约束文件?

在配置DDR200T的DDR3时,一些关键参数的选择在手册中并没有给出,以及.ucf引脚约束文件也没有提供,请问这些信息应该从哪里得到?
2023-08-16 07:02:57

DDR3缓存模块仿真平台构建步骤

复制Vivado工程路径vivado_prj\at7.srcs\sources_1\ip\mig_7series_0下的mig_7series_0文件夹。粘贴到仿真路径testbench\tb_ddr3_cache(新建用于DDR3仿真的文件夹)下。
2023-08-12 11:08:27735

DDR200T下载模式怎么做才能使用超过256M的空间呢?

使用的是DDR200T,它板载了512M DDR3L的内存,跑的的一个UX600的demosoc. 修改gcc_demooc_ddr.ld,让LENGTH长度之和超过256M,比方这里是257M
2023-08-11 08:12:14

请问PH1A100是否支持DDR3,DDR4?

PH1A100是否支持DDR3,DDR4
2023-08-11 06:47:32

xilinx平台DDR3设计教程之设计篇_中文版教程3

xilinx平台DDR3设计教程之设计篇_中文版教程3
2023-08-05 18:39:58

CoreLink DDR2动态存储器控制(DMC-341)技术参考手册

CoreLink DDR2动态存储器控制(DMC-341)技术参考手册
2023-08-02 15:28:28

ARM CoreLink DMC-520动态存储器控制技术参考手册

内存设备: •双倍数据速率3DDR3)SDRAM。 •低压DDR3 SDRAM。 •双倍数据速率4(DDR4)SDRAM
2023-08-02 08:30:00

PI2DDR3212和PI3DDR4212在DDR3/DDR4中应用

电子发烧友网站提供《PI2DDR3212和PI3DDR4212在DDR3/DDR4中应用.pdf》资料免费下载
2023-07-24 09:50:470

DDRDDR2、DDR3DDR4、LPDDR的区别

DDR是Double Data Rate的缩写,即“双倍速率同步动态随机存储器”。DDR是一种技术,中国大陆工程师习惯用DDR称呼用了DDR技术的SDRAM,而在中国台湾以及欧美,工程师习惯用DRAM来称呼。
2023-07-16 15:27:103362

关于DDR3设计思路分享

DDR3的速度较高,如果控制芯片封装较大,则不同pin脚对应的时延差异较大,必须进行pin delay时序补偿。
2023-07-04 09:25:38312

高速设计:用于DDR3/DDR4的xSignal

DDR4
Altium发布于 2023-06-25 17:49:32

DDR基础知识总结

DDRDDR SDRAM的简称,只是人们习惯了称之为DDR,全称为Double Data Rate Synchronous Dynamic Random Access Memory,中文名为:双倍速率同步动态随机存储器,同步是指需要时钟。
2023-06-25 15:06:404898

DDR信号的处理

注意,这里的DDR指的是Double Data Rate,双倍数据速率。这篇文章并不是讲DDR存储器系列的东西。
2023-06-16 10:22:06781

基于FPGA的DDR3多端口读写存储管理系统设计

视频图形显示系统理想的架构选择。视频处理和图形生成需要存储海量数据,FPGA内部的存储资源无法满足存储需求,因此需要配置外部存储器。     与DDR2 SDRAM相比,DDR3 SDRAM带宽更好高、传输速率更快且更省电,能够满足吞吐量大、功耗低的需求,因此
2023-06-08 03:35:011024

紫光同创FPGA入门指导:DDR3 读写——紫光盘古系列50K开发板实验教程

一、实验要求 生成 DDR3 IP 官方例程,实现 DDR3 的读写控制,了解其工作原理和用户接口。 二、DDR3 控制简介 PGL50H 为用户提供一套完整的 DDR memory 控制
2023-05-31 17:45:39

使用带有ECC芯片的4GB DDR3 RAM连接到T1040处理DDR控制,未能成功生成DDR地址奇偶校验错误的原因?

我正在使用带有 ECC 芯片的 4GB DDR3 RAM 连接到 T1040 处理 DDR 控制。 我尝试了这个序列,但未能成功生成 DDR 地址奇偶校验错误: 步骤1: ERR_INT_EN
2023-05-31 06:13:03

DDR VIP模型的无缝快速初始化

DDR 验证是任何 SoC 中最关键和最复杂的任务之一,因为它涉及位于 DUT 内部的控制器和位于板载 DUT 外部的外部 DDR 存储器。在这里,我们将讨论 DDR VIP 模型的快速初始化。
2023-05-29 09:10:46772

跳过DDR VIP模型的初始化

1 – DDR3 SDRAM JEDEC 标准 JESD79-3F 状态图和图 2 – DDR4 SDRAM JEDEC 标准 JESD79-4 状态图所示。
2023-05-26 18:02:27995

紫光同创FPGA入门指导:DDR3 读写——紫光盘古系列50K开发板实验教程

数据速率 800Mbps 一、实验要求 生成 DDR3 IP 官方例程,实现 DDR3 的读写控制,了解其工作原理和用户接口。 二、DDR3 控制简介 GL50H 为用户提供一套完整的 DDR
2023-05-19 14:28:45

MAX17000A是一款存储器

MAX17000A脉宽调制(PWM)控制为笔记本电脑的DDRDDR2、DDR3存储器提供完整的电源方案。该器件集成了一路降压控制、一路可源出/吸入电流的LDO稳压以及一路基准缓冲,能够产生
2023-05-17 09:48:45

想使用S32R45和DDR3,你能帮我在哪里找到示例项目或用例吗?

你好 : 专家,我们想使用S32R45和DDR3,你能帮我在哪里找到示例项目或用例吗?
2023-05-17 08:13:46

Imx6ul ddr时钟如何修改?

我们使用 mx6ul 14x14_evk 板和 DDR3L。 通过在 u-boot 中设置 mx6ul_14x14_evk_defconfig,DDR3L 时钟运行在 400MHZ。 我们想将
2023-05-08 08:44:36

在i.MX6 SOLO中有没有办法读取芯片DDR3的大小?

在 i.MX6 SOLO 中有没有办法读取芯片 DDR3 的大小?
2023-05-06 07:04:11

DDR SDRAM与SDRAM的区别

DDR内存1代已经淡出市场,直接学习DDR3 SDRAM感觉有点跳跃;如下是DDR1、DDR2以及DDR3之间的对比。
2023-04-04 17:08:472867

DDR3-P-E3-UT1

SITE LICENSE DDR3 SDRAM ECP3
2023-03-30 12:01:46

DDR3-P-E3-U1

IP CORE DDR3 SDRAM CTLR ECP3
2023-03-30 12:01:16

在哪里可以找到i.MX8 QXP DDR3L-1866验证板的设计文件?

我正在开发带有 i.MX8 QXP MCU 的新板,将使用带 ECC 的 DDR3L。在文档 i.MX8 QM / i.MX8 QXP 硬件开发人员指南中,有一些针对 fly-by 拓扑中的 16
2023-03-23 09:08:52

已全部加载完成