[问答]

AD9957在使用内部pll后pdclk无输出

问答对人有帮助，内容完整，我也想知道答案 0 AD9957上电复位后，sync_clk和pdclk均有输出，但使用内部pll后sync_clk有输出而pdclk无输出。这个问题困扰了我好久，请专家给个解决方法。谢谢。附：参考时钟40MHz，内部倍频到960MHz。正交模式下用sync_clk向AD9957送I和Q数据，最终输出谱型也和设计的一致，只是丑陋点，说明内部还是有PDCLK的，但就是在pdclk管脚上无输出。 0
2018-9-14 14:14:47　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答举报李青相关推荐 • FPGA使用ddio方式送数据给AD9957发现FPGA送数据的延迟较大 3706 • 请问AD9957 PDCLK的第一个上升沿接收的是Q数据吗？ 1628 • AD9957 PLL输出频率偏低是为什么？ 324 • AD9957内部锁相环PLL失锁 3285 • AD9957工作在PLL模式下系统时钟不稳 2341 • 请教关于AD9957若干问题 3819 • AD9957的CCI滤波器和普通的级联形式一样吗？ 331 • AD9957的QDUC模式的载波调制问题 3893 • ad9957运行至GHz时出现明显的镜频和载波分量 2186 • 请问AD9957的CCI滤波器和普通的级联形式一样吗？ 1875