完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
大家好..，
我在vivado的IP集成商中看到很少的图像和视频处理块。 是否可以在没有matlab的帮助下进行Img和vdeo处理inzed。（在Matlab中我们可以使用系统生成器并进行硬件协同模拟）。 如果是的话，你可以给我发教程的链接吗？ 先谢谢你 以上来自于谷歌翻译 以下为原文 Hi everybody.., I see few image and video processing blocks in IP integrator of vivado. Is it possible to do Img and vdeo processing in zed board without the aid of Matlab.(In Matlab we can use system generator and do hardware co-sim). if yes can you send me the link for tutorials.? thank you in advance 
0
|
|
相关推荐
3个回答
|
|
|
非常感谢你...我将探索这种可能性
在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 thank you so much...I will explore that possibility View solution in original post |
|
|
|
|
|
看看XAPP 1167.这是关于如何在Vivado HLS中进行视频处理的Xilinx应用笔记 - 它是（a）免费的，（b）非常适合在Zynq芯片上使用。
另请查看XAPP745，XAPP793和XAPP890以获得更多视频处理帮助。 以上来自于谷歌翻译 以下为原文 Have a look through XAPP 1167. This is the Xilinx application note on how to do video processing in Vivado HLS - which is (a) free, and (b) very well suited to use on the Zynq chips. Also check out XAPP745, XAPP793, and XAPP890 for more video processing assistance. |
|
|
|
|
|
非常感谢你...我将探索这种可能性
以上来自于谷歌翻译 以下为原文 thank you so much...I will explore that possibility |
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1281浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
970
评论
淘帖
2132
