完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
美好的一天!
我想知道如何在FPGA上有持久的价值,我的意思是当我修改它的值时,当块再次运行时,值不会被改变? 在matlab中通过定义一个像:persistent u的值,它会完成,但VHDL怎么样, 我怎样才能使它合成。 谢谢大家! 以上来自于谷歌翻译 以下为原文 Good Day! I would like to know how can I have a persistent value on FPGA,I mean when I modified its value,when the block run again the value would not be changed ? In Matlab by defining a value like : persistent u,it would be done,but how about VHDL, and how can I make it synthesisable. Thanks All! |
|
相关推荐
1个回答
|
|
嗨,
基本上这是一个信号。 但持久并不意味着价值无法修改。 它只保留函数最后一次运行的值。 (也许这取决于你在matlab中定义持久变量的位置。 全局或功能内部。) 与变量相比,VHDL中的信号也是如此。 如果这不是你想要的, 也许您可以给出一个显示所需行为的matlab示例。 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi, basically that's a signal. But persistent does not mean that the value can not be modified. It just keeps the value from the last run of the function. (Maybe it depends on where you define the persistent variable in matlab. globally or inside a function.) That's what in VHDL a signal does as well, compared to variables. If this is not what you were looking for, Maybe you can give a little matlab example that shows the desired behavior. Have a nice synthesis Eilert |
|
|
|
只有小组成员才能发言,加入小组>>
2441 浏览 7 评论
2835 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2306 浏览 9 评论
3387 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2482 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1688浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
616浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
478浏览 1评论
2030浏览 0评论
757浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-9 22:00 , Processed in 1.289885 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号