完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
大家好，
我非常非常小的信号处理（接近MV或UV表），我需要使用一个PGA放大。问题是，可用的最大增益为50，这还不够。我已经试着在另一个输入端连接一个PGA输出，但结果是完全出乎意料的，随机的东西（至少对我来说）即使增益仅为1。有人暗示了正在发生的事情或者可以做什么？ 
0
|
|
相关推荐
14个回答
|
|
|
|
|
|
|
|
|
我期待着测量DC信号。
|
|
|
|
|
|
根据你使用PGA的方式，你可能不得不对它进行偏倚。
它的输出落入它的CM范围。 如果你处理非常小的信号，那么你必须充分意识到。 偏移，噪声考虑。这里有一个解决问题的方法。 HTTP://www. CyPress？COM/？RID＝49159 AN66 44-PSoC®3和PSoC 5LP相关的双采样以减少偏移、漂移和Low Frequency Noise 问候，Dana。 |
|
|
|
|
|
好的，我来看看你说的这些技术。谢谢你，Dana！ |
|
|
|
|
|
丹尼尔可能是您与PGA的偏置电压的问题。想象一下，PGA2抵消了+ 1.5mv，你喂养它的输入与1mv从前列腺素A1。在这种情况下，PGA2输出将变为lt；0。尝试改变一个或两个PGA的倒置PGA。一如既往，测量小电压，最好使用差分测量方法和调制摆脱漂移。另一种选择是使用delsigadc设置为24位，最大缓冲区（8）、微分增益。这将给你带来亚MV区域。
|
|
|
|
|
|
|
|
|
|
|
nvwuwy 发表于 2019-9-20 15:42 我认为偏移可能是电压差的原因，但我不确定如何在PSoC 5LP中测量它。我尝试使用倒装PGA，但是我又遇到了另一个问题。倒置PGA不接受内部VREF，并且当我尝试使用外部VREF＝接地（PSOC的外部接地引脚）时，结果是完全奇怪的（即使我只使用1个单倒PGA）。但是当我使用1个PGA和VREF＝内部VSS时，一切都很好。正如你所说的，我将开始考虑使用其他方法，如使用差分测量或DelsiDADC或使用Dana所说的技术。如果我有任何新的进展，我会发表意见。谢谢你的提示！ |
|
|
|
|
|
我避免使用PSoC的外部组件，因为我想开发一个紧凑的威廉希尔官方网站 。因为我是PSoC开发的新手，我想知道我做错了什么。 问候，丹尼尔。 |
|
|
|
|
|
丹尼尔，这个光信号从哪里来（什么样的传感器）？什么是估计的输出阻抗和范围？尝试利用差分输入方式delsig ADC缓冲器的增益x8，内部参考集+ -0.125v，分辨率24bit。然后一位对应于2x0.125v / 8/2 = 24 = 2 ^ 2e-9v NV。实际上，由于噪声问题得到有效的解决，是20位（~ 30 NV），它仍然是很好的。注意，这delsigadc具有调制输入，你可以利用反相输入信号来回，加减必然偏移电压。我推荐这篇文章从电子设计（偏移补偿技术提高桥配置传感器的性能）：http://m.electronicdesign.com/analog/offset-compensation-technique-improves-bridge-configured-sensor-performance这一：http://m.electronicdesign.com/componeNTS/使用应变片传感器
|
|
|
|
|
|
首先，信号来自PSoC的VDD，并且将10kOHm和330kOHs的一些电阻之间的电压分开以减小它。由此产生的电压接近16MV，但由于这将是一个原型，我打算得到更小的信号后，这工作。我将尝试使用Delsig ADC和您所说的偏移补偿技术。谢谢你的提示！
|
|
|
|
|
|
有一种相当简单的方法来确定多少G。
你需要。 1）从期望的输出开始，希望达到最大值。为了论证，选择1 V。 2）选择完整的分辨率。再举个例子，选择1毫伏。 3）粗糙的A/D大小是10位。 4）你有高的CM环境，像一座桥。如果是，那么解决 在信号链开始时应该有一个差分放大器。如果不是单一的 结束是好的。 5）VMax传感器＝1 mV。 6）现在Gtot＝1 V max out /vmax传感器＝1000。 7）A/D上的1 LSB，输入称为现在的1 UV。如果这还不够低 A/D的位，或在SW中使用平均来增加A/D的有效ENOB。 8）尽可能多，G可以在信号链末端传感器、噪声和 S/N考虑。剩下的G在信号路径的其余部分 这种情况下，A/D缓冲G.如果你把G通过A/D缓冲器，其负面后果 是A/D输入cm的距离不再是r-r.大约100 mV的出轨。 这样就减少了设计中的总CM范围。也请记住，因为它是一个 缓冲如果你使用它你不必担心前期加载。 9）做一个噪声分析确定什么有效的S / N将在 最终设计。 10）工作，你必须非常关注的低电平信号，当 漂移，偏移，布局，特别是如果追求绝对精度。所以结束吧 错误、偏移、漂移、温度、电源电压抑制比分析，CMR ......做正确的工作。路 这样做是叠加的广泛使用和规范所有的错误，为了一个共同的 参考，如PPM，或伏，或折，或最低有效位（这就是最终你想要的）....... 把它们加起来。 这有点过于简单，但你明白了。 一些有用的参考资料 http://www. DooPosik.com /S/RuAF9Poe17JK8N/PCB%20LayOut.Zip？DL＝0 HTTPS://www. DROPBOX.COM/S/2H96BEH1FBVZ4E2/NoISeNo.No.Zip？DL＝0 问候，Dana。 |
|
|
|
|
|
|
|
|
|
|
|
经过一些测试，我可以确认输出电压的差异变成直流偏移。我想它只是需要配置，但我不知道如何清除偏移在PSoC创建者，考虑到PGA是建立在片上。在片外PGA中，我可以在偏移引脚中使用电位器，所有的都可以解决。有什么想法吗？
|
|
|
|
|
|
您可以使用ODISSEY1早期发布的文章（非常简单和有效），
或使用CDS链接我张贴。 或者使用多路复用器，将已知的V转换为A/D，测量偏移量，并使用IDAC。 将电流注入PGA输入以抵消偏移量。 HTTP//Engig.StkExchange .COM/Quass/34071/HO-DO-I校正电压OP-AMPS-HO-NO-Out-Off-Off-NUL 或者使用MUX，裸PSOC OpAmp，MUX自己的G R，和传统偏移电位器 在求和结处。 问候，Dana。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
754个成员聚集在这个小组
加入小组2106 浏览 1 评论
1853 浏览 1 评论
3672 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1788 浏览 6 评论
1536 浏览 1 评论
CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？
575浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？
427浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
439浏览 2评论
389浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
921浏览 2评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3135
评论
淘帖
1332
