完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
大家好，
我是FPGA的新手，我想对使用mmcm_adv IP的简单动态相移模块进行简单的行为模拟。 我使用核心发生器将ip核心添加到项目中，以动态相移100 MHz输入时钟，psclock频率为50 MHz。 我写了一个测试平台，它只是在ps_clock的一个时钟周期内断言ps_enable信号，然后等待ps_done信号被置位。 但是ps_done信号从不表示相移已经完成。 因为我知道我必须做一些愚蠢的错误 我正在接受mmcm设置的屏幕。 和其他问题是我可以使用pll_Adv模块动态转换？ 在此先感谢您的帮助 
0
|
|
相关推荐
4个回答
|
|
|
谢谢大家。
问题在输出时钟部分得到解决，选择使用psat输出时钟选项的最后一端，我保留此选项未经检查，因为它是在一些选项之后，例如我不打算使用的固定相移和占空比。 哈哈，这是我的愚蠢错误 在原帖中查看解决方案 |
|
|
|
|
|
嗨，在这里附上你的项目来调查这个问题。谢谢，Vinay
-------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
您可能想要检查何时可以应用相移有一些限制，例如，您可能需要等到MMCM锁定。
测试平台需要遵守这些限制。 值得注意的是，Xilinx原语的仿真模型通常在内部应用100 ns全局置位/复位。 这意味着在模拟中经过100 ns（甚至是行为模拟）之前，您才能真正开始使用它们。 - Gabor |
|
|
|
|
|
谢谢大家。
问题在输出时钟部分得到解决，选择使用psat输出时钟选项的最后一端，我保留此选项未经检查，因为它是在一些选项之后，例如我不打算使用的固定相移和占空比。 哈哈，这是我的愚蠢错误 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1340浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1587
评论
淘帖
3200
