完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友william hill官网
979
|
这是时间报告。
我试图从我的代码中找到延迟。 我无法专门找到延迟，但发现Max延迟高于此。 这是最大延迟吗？ 这是否意味着输出需要138317个时钟周期？ 如果不是这意味着什么？ 先谢谢你。 for6_fixpt.vhd 32 KB for6_fixpt_pkg.vhd 1 KB for6_fixpt_tb.vhd 3520 KB for6_fixpt_tb_pkg.vhd 4 KB 
0
|
|
相关推荐
2个回答
|
|
|
嗨，这个数字并不表示延迟。
有效端点是输出/输入端口或顺序元素的数据引脚。 这个数字表示没有分析出多少这样的终点。-Shreyas -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新帖子之前在william hill官网 或xilinx用户指南中发出问题。请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有用的帖子给予荣誉（右边提供的星号） 并回复.---------------------------------------------- ------------------------------------------------ |
|
|
|
|
|
你好@ daehee0104
端点是syncrhnos元素的输入/输出（如寄存器）。 timinng分析（建立和保持检查）发生在一个终点。你附加的快照简单表明你的设计中有138317个端点没有被给定的时序约束进行分析（在xdc文件中）这无关紧要 你想要的“延迟”（来自你的另一篇文章）。 ThanksBharath ------------------------------------------------- - --------------------------------------------请标记答案 如果提供的信息可以解决您的疑问/问题，请“接受为解决方案”。给予您认为有用的帖子。感谢.------------------------ -------------------------- ----------- ------------ -------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1257浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
591浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2009浏览 0评论
735浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
166
