完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
你好。
我正试图从Xilinx的FIFO实现。 但是我在ISE的综合中得到了一些错误信息,如下所示。 错误:NgdBuild:604 - 无法解析类型为“fifo_generator_v9_3”的逻辑块“u_fifo_generator_v9_3”。 引脚名称拼写错误可能导致此问题,缺少edif或ngc文件,块名称与edif或ngc文件名之间的大小写不匹配,或者类型名称的拼写错误。 目标'virtex5'不支持符号'fifo_generator_v9_3'。 你能帮我解决一下这个问题吗? |
|
相关推荐
10个回答
|
|
你好@ u24c02
该警告消息可以忽略。 你还面临其他任何问题吗? 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 在原帖中查看解决方案 |
|
|
|
你好@ u24c02
是的,它的支持。 看起来您正在使用IP,请将IP XCO文件添加到ISE项目中。 检查IP是否正确实例化(将实例化与IP实例化模板.vho / .veo进行比较) 如果为不同的目标设备生成IP,则为Virtex-5重新生成IP。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) |
|
|
|
|
|
|
|
@ u24c02
以下讨论可能有所帮助,您可以添加.ngc并检查吗? https://forums.xilinx.com/t5/Implementation/NgdBuild-604-Error-for-Coregen-IP/td-p/283748 https://forums.xilinx.com/t5/Welcome-Join/ERROR-NgdBuild-604-on-ISE-12-2-Version/td-p/369747 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
嗨@ u24c02,
请尝试以下步骤:1。 右键单击“实施设计” - >“流程属性”。 2.查看Translate属性下的-sd开关(GUI中的宏搜索路径),并将其指向网表所在的目录。 谢谢,Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(点击星标)。 |
|
|
|
我收到了一条警告信息。
ISE可能找不到关于fifo的信息。 我该如何解决这个问题? 警告:Xst:2211 - “../fifo_generator_v9_3.v”第87行:实例化黑匣子模块。 |
|
|
|
我收到了一条警告信息。
ISE可能找不到关于fifo的信息。 我该如何解决这个问题? 警告:Xst:2211 - “../fifo_generator_v9_3.v”第87行:实例化黑匣子模块。 你能告诉我如果我想在virtex5上使用fifo,那么实现需要什么样的文件? |
|
|
|
嗨@ u24c02,
此警告是预期的(请参阅此AR:http://www.xilinx.com/support/answers/9838.html) 实施后您是否收到任何错误? 谢谢,Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(点击星标)。 |
|
|
|
|
|
|
|
我错过了任何文件吗?
|
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1237浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
453浏览 1评论
2006浏览 0评论
732浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 15:52 , Processed in 1.557416 second(s), Total 96, Slave 80 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号