完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,
以下条件的FIFO深度是多少? 8位并行数据连续出现(即没有突发长度) 写入和读取没有理想的循环。 写频率= 100MHz 读频率= 70MHz 谢谢娜文G K. |
|
相关推荐
1个回答
|
|
不可能,
没有FIFO足够大:它总会溢出。 平均读数必须>或=平均写入。 只有这样,深度才会发挥作用,并由最长的写入决定。 读取周期(在该短时间段内可能会发生多少次读取)。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2436 浏览 7 评论
2833 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2305 浏览 9 评论
3383 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2479 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1556浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
604浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
470浏览 1评论
2020浏览 0评论
744浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-4 09:26 , Processed in 1.296590 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号