完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
大家好,我需要你对以下嵌套循环的建议。
legalizeEdge_label1:while(n> 0){ legalizeEdge_label4:for(int i = 0; i 此嵌套循环具有以下分析窗口。 有没有办法(指令或更改代码)来减少延迟周期.... ?? 我已经将所有浮点变量转换为固定点,并且我减少了很多周期的延迟,但我需要做更多的事情。 提前致谢...!!!! |
|
相关推荐
2个回答
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2464 浏览 7 评论
2855 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2316 浏览 9 评论
3400 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2498 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
2048浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
640浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
497浏览 1评论
2047浏览 0评论
776浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-28 13:30 , Processed in 1.228181 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号