完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
大家好，我使用带有virtex-5 xc5vsx95t的sundance板。当我尝试构建我的设计时出现以下错误。地址：543 - 由于放置限制，无法放置以下5个组件。
组件的相对偏移显示在组件名称旁边的括号中。 LUT INST136_apply_coeff / x_chan_in_0_write_reg1（0,0）LUT INST136_apply_coeff / x_chan_in_0_write_reg1（0,0）----------------------我附上了.hrp文件以获取更多信息，谢谢你 提前，Tsemer temp_bld0_map.mrp 2144 KB 
0
|
|
相关推荐
2个回答
|
|
|
嗨Tsemer，我假设您的设计中存在放置限制，因此我首先要做的是取出所有放置约束，看看该工具是否可以找到放置所有组件的方法。
如果工具确实找到了路由所有内容的方法，那么您已经发现有一种方法可以将您想要的所有内容放在设备中，并且您必须检查特定的约束以查看导致问题的因素。 希望这可以帮助您缩小问题的范围。 谢谢，凯尔比 |
|
|
|
|
|
你好凯尔比，
请原谅我没有回复你的帖子。 这是因为我为这个问题打开了一个webcase。 所以设计通过了map＆amp; 在map过程中设置“-global_opt on”参数时的par阶段。 我的设计现在有一些限制性的约束错误，我必须检查。 （我有以下错误：PhysDesignRules：9 - 网络只是部分路由） 无论如何，非常感谢你回答我的问题 Thodoris |
|
|
|
|
只有小组成员才能发言，加入小组>>
2439 浏览 7 评论
2834 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2306 浏览 9 评论
3387 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2482 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1664浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
613浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
477浏览 1评论
2027浏览 0评论
754浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
521
评论
淘帖
733
