FPGA 学习小组
直播中

张伟

7年用户 1637经验值
私信 关注

子模块的generated clock是否需要和其它子模块进行balance?

请教前端各位大佬,一般情况下大家都会把相关的模块都设计成同一个时钟。比如一个顶层模块是一个 master clock,其底下有十个子模块,每个子模块都有一个 generated clock。有没有一种情况,这十个子模块里面有些模块是不需要和其它子模块交互数据的,那么该子模块的 generated clock 就不需要和其它子模块进行 balance?

回帖(2)

杨斌

2021-6-23 18:44:19
看来你是想把ppa做到极致..
举报

张润佘

2021-6-23 18:44:23
当然可以啊,本来都是有交互的路径上的clock才需要balance啊。没有数据交互的,你想让工具分析,它都没法分析啊,因为根本没有路径啊。。。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分