深圳市航顺芯片技术研发有限公司
登录
直播中
廖阿朋
7年用户
1255经验值
私信
关注
[问答]
verilog是什么？基本语法有哪些？
开启该帖子的消息推送
Verilog
verilog是什么？
基本语法有哪些？
回帖
（1）
李海龙
2021-9-22 15:26:36
Verilog HDL与VHDL是当前最流行的两种硬件设计语言，两者各有优劣，也各有相当多的拥护者，都通过了IEEE 标准。VHDL在北美及欧洲应用很普遍，Verilog HDL 语言在中国、日本、韩国、美国等区域应用很普遍。本文简要地介绍国内数字威廉希尔官方网站 设计普遍使用的Verilog语言。
verilog是什么？
Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑威廉希尔官方网站 图、逻辑表达式等数字逻辑功能。
特点：
verilog很多操作符和结构类似与C语言，比如算术运算符、条件语句、循环语句等，易学易用。
内置各种基本逻辑门，便于进行门级机构描述；内置各种开关级软件，可进行开关级建模。
既适合可综合的威廉希尔官方网站 设计，也可胜任威廉希尔官方网站 与系统的验证。
能从多层次（开关级、门级、寄存器传输级、行为级）对设计系统进行描述。
灵活多样的威廉希尔官方网站 描述风格，支持混合建模。
威廉希尔官方网站 描述示例
示例1：
图左边是与门威廉希尔官方网站 符号，右边是把左边威廉希尔官方网站 转换成verilog描述。
示例2：
图左边是异步复位触发器威廉希尔官方网站 ，右边是把触发器威廉希尔官方网站 转换成verilog描述。
基本语法介绍
Verilog语言采用模块化设计，以模块集合的形式来描述数字系统。
模块
（module）可以理解为verilog HDL语言的基本描述单位，它用于描述某个威廉希尔官方网站 的功能或结构，以及该模块和其他模块通信的输入输出端口。模块支持层次嵌套，一个模块可由若干子模块构成，模块所构建的硬件威廉希尔官方网站 可以是基本门威廉希尔官方网站 也可以是一个复杂的系统威廉希尔官方网站 。
模块的结构如下图所示。每个模块必须以module开头，以endmodule结尾；设计模块还需要定义端口，用input、output、inout分别描述输入、输出、双向端口；模块中间的Verilog程序的书写类似C语言，每条语句以分号结束；使用“/
…
/”和“//”可以对多行或一行程序进行注释。
①
用assign描述持续赋值
assign语句一般用于组合逻辑威廉希尔官方网站 赋值，也称之持续赋值，例如下图威廉希尔官方网站 结构可描述为：
assign f=((a&b)|((c&d)));
②
用always描述过程块赋值
例：16位的计数器模块设计
③
模块实例化（调用模块）
Verilog中一个模块调用另一个模块是通过实例化来实现的，这样就能建立起层次化的设计结构。
例如在其他模块调用上面的16位计数器模块。
市场上verilog书籍非常多，建议选择一本较为经典教程通读，国内夏宇闻老师的《Verilog数字系统设计教程》 作为入门教程就很多错。
关于更多芯片介绍类文章和芯片设计资料请看以下链接。
https://blog.csdn.net/weixin_43745611/article/details/108305382
本文图片大部分来自网络资源，版权属于原作者。
Verilog HDL与VHDL是当前最流行的两种硬件设计语言，两者各有优劣，也各有相当多的拥护者，都通过了IEEE 标准。VHDL在北美及欧洲应用很普遍，Verilog HDL 语言在中国、日本、韩国、美国等区域应用很普遍。本文简要地介绍国内数字威廉希尔官方网站 设计普遍使用的Verilog语言。
verilog是什么？
Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑威廉希尔官方网站 图、逻辑表达式等数字逻辑功能。
特点：
verilog很多操作符和结构类似与C语言，比如算术运算符、条件语句、循环语句等，易学易用。
内置各种基本逻辑门，便于进行门级机构描述；内置各种开关级软件，可进行开关级建模。
既适合可综合的威廉希尔官方网站 设计，也可胜任威廉希尔官方网站 与系统的验证。
能从多层次（开关级、门级、寄存器传输级、行为级）对设计系统进行描述。
灵活多样的威廉希尔官方网站 描述风格，支持混合建模。
威廉希尔官方网站 描述示例
示例1：
图左边是与门威廉希尔官方网站 符号，右边是把左边威廉希尔官方网站 转换成verilog描述。
示例2：
图左边是异步复位触发器威廉希尔官方网站 ，右边是把触发器威廉希尔官方网站 转换成verilog描述。
基本语法介绍
Verilog语言采用模块化设计，以模块集合的形式来描述数字系统。
模块
（module）可以理解为verilog HDL语言的基本描述单位，它用于描述某个威廉希尔官方网站 的功能或结构，以及该模块和其他模块通信的输入输出端口。模块支持层次嵌套，一个模块可由若干子模块构成，模块所构建的硬件威廉希尔官方网站 可以是基本门威廉希尔官方网站 也可以是一个复杂的系统威廉希尔官方网站 。
模块的结构如下图所示。每个模块必须以module开头，以endmodule结尾；设计模块还需要定义端口，用input、output、inout分别描述输入、输出、双向端口；模块中间的Verilog程序的书写类似C语言，每条语句以分号结束；使用“/
…
/”和“//”可以对多行或一行程序进行注释。
①
用assign描述持续赋值
assign语句一般用于组合逻辑威廉希尔官方网站 赋值，也称之持续赋值，例如下图威廉希尔官方网站 结构可描述为：
assign f=((a&b)|((c&d)));
②
用always描述过程块赋值
例：16位的计数器模块设计
③
模块实例化（调用模块）
Verilog中一个模块调用另一个模块是通过实例化来实现的，这样就能建立起层次化的设计结构。
例如在其他模块调用上面的16位计数器模块。
市场上verilog书籍非常多，建议选择一本较为经典教程通读，国内夏宇闻老师的《Verilog数字系统设计教程》 作为入门教程就很多错。
关于更多芯片介绍类文章和芯片设计资料请看以下链接。
https://blog.csdn.net/weixin_43745611/article/details/108305382
本文图片大部分来自网络资源，版权属于原作者。
举报
更多回帖
rotate(-90deg);
回复
相关问答
Verilog
有没有
verilog
语法
手册
2013-04-18
1783
有
什么好用的
verilog
HDL编辑工具可用？
2024-04-28
1147
关于
verilog
语法
问题
2013-09-17
3696
我想问一下在Verilong中,a <= 8'b0;和a <= 8'd0;
有
什么不同，顺便求推荐Veriog
语法
书。
2017-08-29
12360
请问VHDL语言和
verilog
语言
有
什么区别？
2019-03-28
2680
请问VHDL语言和
verilog
语言
有
什么区别？
2019-03-29
3627
使用
verilog
_Building错误创建自定义组件
2019-09-23
952
XFLOW出现
语法
错误
2020-03-10
1671
verilog
中的常见错误
有
哪些？
2020-04-24
1971
如何在UltraEdit中建立
Verilog
环境？
2021-04-30
1338
发帖
登录/注册
20万+
工程师都在用，
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能！
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料，
赚取积分
举报
