【verilog每日一练】reg型存储器声明（二维数组） - FPGA开发者技术社区 - 电子技术william hill官网 - 广受欢迎的专业电子william hill官网 - 威廉希尔官方网站
分享 收藏 返回

Mill 关注 私信
[问答]

【verilog每日一练】reg型存储器声明（二维数组）

声明一个位宽为8，深度为32的二维数组变量ram

回帖（7）

dfghjkghj

2023-8-22 15:40:50
reg [7:0] ram_mem [31:0];

zealsoft

2023-8-22 17:37:53
reg [7:0] ram[31:0];

卿小小_9e6

2023-8-22 18:45:07
  1. parameter   ARRAY_WIDTH     =   32'd8   ;
  2. parameter   ARRAY_DEPTH     =   32'd32  ;
  4. reg [ARRAY_WIDTH-1 : 0] ram[ARRAY_DEPTH-1 : 0];

jf_99074111

2023-8-22 21:01:39
reg [7:0] ram[31:0];

更多回帖

我也要说两句 回帖

相关问题

×
发帖