完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
怎样在Verilog写的testbench测试VHDL模块??一个vhdl的工程模块,怎么用verilog写testbench 来调用模块仿真!!真心求帮助
|
|
相关推荐
5个回答
|
|
|
|
|
|
verilog的testbench是用来仿真verilog模块的,你仿真VHDL模块要用VHDL写,去百度下,可以找到答案
|
|
|
|
verilog的testbench是用来仿真verilog模块的,你仿真VHDL模块要用VHDL写,去百度下,可以找到答案
|
|
|
|
谢谢分享,正是我感兴趣的主题。
|
|
|
|
这个不能用altera-modersim联合仿真。。。版本只支持单独仿真。。。。。如果要,只能用单独版本。。。还存在版本的限制。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1446 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1061 浏览 0 评论
2525 浏览 1 评论
2217 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2486 浏览 0 评论
1954 浏览 54 评论
6032 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 17:25 , Processed in 1.667621 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191