半导体工艺微细化遭遇阻碍

　　半导体工艺技术在不断进步。先行厂商已开始量产22/20nm工艺产品，而且还在开发旨在2～3年后量产的15nm技术。不过，虽然技术在不断进步，但很多工艺技术人员都拥有闭塞感。因为工艺技术革新的关键——微细化让人担心。决定微细化成败的蚀刻技术没有找到突破口，由微细化带来的成本优势越来越难以确认。而在微细化以外的技术方面，2011年出现了颇受关注的话题，美国英特尔宣布三维晶体管实用化、台积电(TSMC)宣布建设450mm晶圆生产线。这些技术正在逐渐扩大到全行业。

　　量产中迟迟无法采用EUV光刻技术

　　“2011年开始量产22nm工艺产品。2013年和2015年将分别量产14nm和10nm工艺产品”,“工艺开发将保持2年推进1代的速度”。先行厂商并没有放缓微细化、即“延续摩尔法则”步伐的迹象。但业内仍然笼罩着一种闭塞感。原因是，本应通过微细化获得的成本效应越来越难以感受到。

　　半导体行业之所以数十年来一直在推进微细化，是因为微细化宛若“万能法宝”一样。也就是说，仅凭微细化，就能同时改善性能、耗电量及成本等所有方面。不过，这个万能法宝随着微细化的推进逐渐退去了光环。首先，仅凭微细化已经难以削减耗电量。其次，性能也难以仅凭微细化改善了。目前是在实现微细化的同时通过导入各种助推技术(旨在改善晶体管性能的技术)来改善性能。但成本优势即将迎来极限。

　　越来越难实现成本优势的主要原因是蚀刻成本的上升。在今后的微细化中，作为能够抑制蚀刻成本上升从而实现微细化的技术，备受业界期待的EUV光刻迟迟未能实用化。因此，不得不利用高成本蚀刻技术量产半导体。在22/20nm工艺产品中，各公司均采用ArF液浸曝光技术，而不是EUV光刻技术。将于2013～2014年开始量产的15nm工艺产品虽然将EUV光刻作为第一候选，但作为备用技术已经准备了ArF液浸+二次图形(DP)技术。不过，延长ArF液浸曝光寿命的这些技术工序数量多、成本高。可以的话，还是希望能稳步推进EUV光刻技术的开发，使用EUV光刻技术。

　　EUV光源的输出功率无法提高

　　EUV光刻的开发无法取得进展的最大原因是EUV光源的输出功率不足。EUV光源的输出功率如果按当初预定应该是在2010年实现100kW@IF(中间焦点位置的输出)，2012年实现250kW@IF。但截至2010年秋季的研究水准的数据(Champion Data)只有20～40kW@IF左右，远远未达到当初目标。因此，从事EUV光源开发的各公司计划2011年力挽狂澜，在2011年内达到目标。

　　进入2011年后，这个计划从最初就遭遇了挫折。2011年EUV曝光装置开始配备光源，要求的是实用水平的输出功率而非研究水准的数据。结果，20～40kW@IF的光源输出功率非但没有提高，反而陷入了停滞甚至降低的困境。之后，经过从春到秋的努力，虽然逐渐提高了性能，但最终输出功率在实用水平上只有30kW@IF左右。虽然数据从研究水准向实用水准进步了，但输出功率的绝对值这一年里几乎没有提高。

　　对于如此慢的速度，半导体技术人员中有两种观点。部分技术人员认为EUV光源厂商是“喊狼来了的孩子”，还有的技术人员认为，半导体厂商和曝光装置厂商向EUV光源厂商提出了不切实际的日程规划。无论怎样，100kW@IF的实现时间又推迟了一年将至2012年中期。这意味着，量产阶段所需的250kW@IF的实现时间会更晚。

　　从目前的EUV光源开发情况来看，即使今后的开发按照EUV光源厂商所说的“Best Case”推进，能不能勉强赶上2013～2014年开始量产的15nm产品也不一定。如果今后再发生会使实现时间延迟的情况，15nm就不用说了，能不能用到其后的12～10nm也是未知数。业内开始有人认为，“EUV光刻的实用化时间要到2018年以后”。

　　实用化时间的延迟又为EUV光刻的实用化带来了新的课题。即能够通过EUV光刻解像的图案尺寸与实用化时所需的图案尺寸之间出现了背离的课题。EUV光刻的光源波长为13.5nm。要想支持12～10nm以后的工艺，必然需要各种超解像技术(RET)。但如果导入RET，蚀刻成本上升的问题这次又会出现在EUV光刻中。蚀刻技术人员指出，“EUV光刻面临着错过量产导入时机的危险”，这种看法越来越有可能出现。

　　英特尔在22nm工艺中导入三维晶体管，其他公司从15mm工艺开始导入

　　2011年，半导体工艺相关的最大话题就是三维晶体管的实用化。英特尔公司2011年5月宣布将采用三维晶体管。该公司的三维晶体管“Tri-Gate”的构造与Fin FET相近，在通道两侧和上部三个方向设置了栅极电极。将用于2011年底开始量产的22nm微处理器。

　　而TSMC和GLOBALFOUNDRIES等很多业内企业均表示将从2014年前后开始量产的15nm工艺开始导入三维晶体管。关于这种差异，TSMC表示，“根据我们的研究结果，20nm以前利用平面构造就能充分发挥性能”。另外TSMC还承认，如果导入三维晶体管，在设计支持方面会产生巨大负担。22/20nm工艺利用平面构造和三维构造均能实现所需的性能，英特尔公司由于是制造自公司的芯片，设计支持负荷较轻，而TSMC和GLOBALFOUNDRIES是承包其他公司的芯片制造，设计支持比较重要。极有可能是这种业务形态的差异使得三维晶体管的导入时间不一致的。

　　另外，将来不仅是晶体管构造，其组成也会大幅发生变化。为提高晶体管的性能，正考虑将长期以来一直使用的硅(Si)换成锗(Ge)及III-IV族材料。通过推进这种改良，晶体管技术有望微细化至8nm。