多核ipc中断的使用，请问core1要发中断，如何触发？中断服务程序是放在哪个core的工程里面？

3296

问答对人有帮助，内容完整，我也想知道答案 0 本帖最后由一只耳朵怪于 2018-6-19 15:27 编辑 c6657core1通过外设接收新的数据，在core1中来做信号处理；处理的结果再在core2中做数据处理，core2处理结果通过网口上报上位机。这里core1处理结果放在共享存储区，只需要core1在处理结束后发一个IPC中断来通知core2来读取数据；core2在处理结束后发一个IPC中断来通知core1开始读取新的数据。 1、core1要发中断，如何触发？2、现在core1要给core2发IPC中断，中断服务程序挂接是在哪个core里设置，中断服务程序是放在哪个core的工程里面？ 0
2018-6-19 07:49:33　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 63 个回答。邀请回答 heks 该类别下有 61 个回答。邀请回答普罗旺斯的薰衣草该类别下有 57 个回答。邀请回答 wang21cj 该类别下有 52 个回答。邀请回答 chm5 该类别下有 47 个回答。邀请回答 lksas 该类别下有 47 个回答。邀请回答 hgimtk 该类别下有 47 个回答。邀请回答颜刚YanG 该类别下有 44 个回答。邀请回答 msvdsufsdf 该类别下有 44 个回答。邀请回答 zhhx1985 该类别下有 43 个回答。邀请回答 K_Ming 该类别下有 43 个回答。邀请回答风动影随该类别下有 43 个回答。邀请回答 fdhsfagd 该类别下有 43 个回答。邀请回答 huzp_bbs 该类别下有 42 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答 zhouxk 该类别下有 41 个回答。邀请回答站着幻想该类别下有 41 个回答。邀请回答 ufydsyfsf 该类别下有 40 个回答。邀请回答 hfgsd 该类别下有 40 个回答。邀请回答深海零下一度1 该类别下有 40 个回答。邀请回答举报张大妍相关推荐 • C6678 多核 IPC通信控制问题 2204 • windows CCS5.1的软件仿真环境下运行在资源汇总贴下载的IPC程序，core1没有收到中断这是为什么？如何解决？ 2621 • IPC例程中关于cycle的问题 2098 • 在文档中看到core0可以触发core1的中断,是否有使用此方法的演示？ 393 • 请问BF609中断分别向两个核发送能否通过配置中断使SPI1产生的中断由Core1来处理？ 1797 • 6657上片内内存的访问问题，请问core1为什么可以访问core0的L2 RAM？ 2111 • 多核与中断问题 2620 • 请问C6670多核Core能否都调用NETCP对外发包？有实例工程吗？ 2017 • C6670 IPC_start多核同步，CORE3的SYS/BIOS任务能够正常运行，但是CORE0~2的SYS/BIOS任务跑不起来是为什么？ 4036 • s32k322中断仅在core0上服务的原因？ 254 1个回答

答案对人有帮助，有参考价值 1 请参考实例代码，C6657上事件号可能不一样，需根据datasheet进行修改 #include "ti/csl/csl_chip.h" #include "ti/csl/csl_chipAux.h" #include #include #include #include CSL_IntcContext intcContext; CSL_IntcEventHandlerRecord EventHandler[30]; CSL_IntcObj intcObj; CSL_IntcHandle hTest; CSL_IntcGlobalEnableState state; CSL_IntcEventHandlerRecord EventRecord; CSL_IntcParam vectId; #pragma DATA_SECTION(int_flag,".data"); int volatile int_flag = 0; interrupt void intIsr() [ unsigned int index = 0; unsigned int srcId = 0; unsigned int retVal = 0; switch (DNUM) [ case 0: index = 0; srcId = 1; break; case 1: index = 1; srcId = 0; break; default: printf("incorrect core numbern"); break; ] retVal = CSL_IPC_isGEMInterruptSourceSet (index, srcId); if (retVal == 0) [ //Clear INTC interrupt CSL_intcHwControl(hTest,CSL_INTC_CMD_EVTCLEAR, NULL); int_flag = 0; // Maybe continue waiting for the IPC/message ] else [ /* This function clears the interrupt source IDs by setting the SRCCx bit of * the IPC Acknowledgment Register (IPCARx) and SRCSx bit of IPC Generation Register (IPCGRx) * corresponding to the CorePac index and Source ID specified. / CSL_IPC_clearGEMInterruptSource (index, srcId); //Clear INTC interrupt CSL_intcHwControl(hTest,CSL_INTC_CMD_EVTCLEAR, NULL); int_flag++; // Do the needful processing. ] return ; ] void IPC_Init (void) [ / INTC module initialization / intcContext.eventhandlerRecord = EventHandler; intcContext.numEvtEntries = 10; if (CSL_intcInit(&intcContext) != CSL_SOK) [ printf("Error: CorePac-INTC initialization failedn"); return; ] / Enable NMIs / if (CSL_intcGlobalNmiEnable() != CSL_SOK) [ printf("Error: CorePac-INTC global NMI enable failedn"); return; ] / Enable global interrupts / if (CSL_intcGlobalEnable(&state) != CSL_SOK) [ printf ("Error: CorePac-INTC global enable failedn"); return; ] / Open the INTC Module for Vector ID: 4 and Event ID: 91 (IPCn in C6678)/ vectId = CSL_INTC_VECTID_4; hTest = CSL_intcOpen (&intcObj, 90/91/, &vectId , NULL); if (hTest == NULL) [ printf("Error: CorePac-INTC Open failedn"); return; ] / Register an call-back handler which is invoked when the event occurs. / EventRecord.handler = &intIsr; EventRecord.arg = 0; if (CSL_intcPlugEventHandler(hTest,&EventRecord) != CSL_SOK) [ printf("Error: CorePac-INTC Plug event handler failedn"); return; ] / Enabling the events. / if (CSL_intcHwControl(hTest,CSL_INTC_CMD_EVTENABLE, NULL) != CSL_SOK) [ printf("Error: CorePac-INTC CSL_INTC_CMD_EVTENABLE command failedn"); return; ] ] void IPC_Trigger (void) [ unsigned int index = 0; unsigned int srcId = 0; switch (DNUM) [ case 0: index = 1; srcId = 0; /This function sets the IPCG bit of the IPC Generation Register (IPCGRx) * to create an inter-DSP pulse to the CorePac corresponding to the index * specified here. This API also configures the source ID for this * interrupt by setting the SRCSx bit of the IPCGRx register based on * the source ID specified. */ CSL_IPC_genGEMInterrupt(index,srcId); //IPC generation from Core0 to Core1 break; case 1: index = 0; srcId = 1; CSL_IPC_genGEMInterrupt(index,srcId); //IPC generation from Core1 to Core0 break; default: printf("incorrect core numbern"); break; ] ] void main(void) [ unsigned int i=0; IPC_Init(); //add some delay here to make sure both cores finish IPC_Init() for (i=0;i<20000;i++); IPC_Trigger(); while (int_flag != 1) []; printf("IPC interrupt occurred on Core %dn", DNUM); IPC_Trigger(); while (int_flag != 2) []; printf("IPC interrupt occurred on Core %d, again.n", DNUM); printf("end of testn"); return; ]

2018-6-19 08:02:21 评论举报王英