完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正按照XTP039中的说明尝试使用SP601 MIG参考设计(RDF0005)。
参考设计包括可立即下载的比特流和可立即构建的设计。 当我使用ChipScope下载预先构建的比特流时,一切都很好。 设计按照描述进行操作,错误LED不亮。 当我运行ise_flow.bat(未经修改的)准备构建设计并使用ChipScope下载时,设计无法正常工作。 错误LED _usually_(但不总是!)亮起。 当我在ChipScope中查看设计时,读取数据与预期数据不匹配。 读取的数据通常都是F,尽管偶尔它只是垃圾。 rd_error和wr_error永远不会被断言,所以据我所知,MCB认为它正在写和正确阅读。 偶尔(可能是5%的时间)calib_done LED不会亮起。 自从预建工作以来,我知道DDR2和主板都在工作。 参考设计使用ISE 12.1(MIG 3.4)生成。 我正在尝试使用ISE 12.2 System Edition构建它。 这会引起问题吗?赛灵思是否会更新参考设计? 如果那是更合适的支持路线,我会打开一个webcase,但我想我先在这里试试。 谢谢, 卡森 |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2467 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1267浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
591浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2009浏览 0评论
735浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 06:17 , Processed in 1.415760 second(s), Total 75, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号