Virtex7 PCIe硬IP是否意味着FPGA内部的ASIC

嗨，
串联配置是一种实现PCIE链路快速配置时间的方法。
首先编程必要的PCIE逻辑，并在链接后将其余逻辑编程到FPGA中。
它与CPLD无关。
请查看这些链接以获取更多信息-http：//www.xilinx.com/support/documentation/application_notes/xapp1179-tandem-config-pcie.pdf。
检查第2页中的图表
谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。

嗨，
还有一个视频链接供进一步参考.http：//www.xilinx.com/training/vivado/tandem-configuration-for-7-series.htm
谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。

集成块是应该在闪存中配置比特流的ASIC
GTH在Integrated Block之外。
这是迄今为止我所知道的。
无论如何，非常感谢。