赛灵思
直播中

刘嵘

7年用户 216经验值
私信 关注
[问答]

请问用chipcope分析设计时如何处理差分时钟?

嗨,大家好!
我遇到了一个问题,希望能帮助我。
当我使用chipcope分析我的设计时,我发现全局差分时钟引脚与chipcope端口没有连接,因为它没有端口与芯片内的差分时钟引脚相连,但它有IBUFDS输出引脚。所以我试着连接IBUFDS
输出引脚与ckock引脚,但映射发生错误如下:
LIT:530 - BUFDS符号“physical_group_tile1_refclk_i / tile1_refclk_ibufds_i”(输出信号= tile1_refclk_i)只能驱动GT负载。
请修改您的设计以避免无法解决的情况。
因此我不知道如何处理这个问题,请给我帮助。
非常感谢你!

回帖(2)

陈玉筠

2020-6-12 14:30:23
从错误消息中,您似乎正在尝试查看GTX参考时钟。
GTX参考时钟不是结构时钟 - 它们是专用时钟输入,直接连接到高速收发器的PLL。
它们不能用于计时任何结构逻辑,包括chipcope核心(在结构逻辑中实现)。
话虽这么说,你试图用chipcope探测什么?
显然不是时钟本身(尝试用逻辑分析仪查看时钟是没有意义的)。
另一方面,如果您正在尝试使用此时钟为分析仪提供时钟,那么您必须询问,您尝试使用此时钟查看哪些数据信号。
如上所述,GTX参考时钟不会进入结构,因此不直接为任何结构逻辑提供时钟。
Chipscope只能探测结构逻辑......
GTX周围唯一能够探测的结构逻辑是GTX的结构侧输入和输出。
这些信号分别在GTX的TXUSRCLK和RXUSRCLK输出(或TXUSRCLK2 / RXUSRCLK2时钟)上提供时钟。
因此,要探测这些信号,您需要使用这些时钟。
注意:两个时钟(RXUSRCLK和TXUSRCLK)通常不是彼此同步的(它们可以处于RX弹性缓冲器正在进行速率匹配的某些模式,但通常它们不是)。
因此,您将无法使用相同的芯片内核对输入和输出进行采样 - 您需要一个ILA用于RX信号,一个用于TX信号。
有关如何从彼此触发两个异步ILA的应用笔记。
Avrum
举报

周灿金

2020-6-12 14:41:34
哦,我知道很多。你说清楚,我会试一试。
非常感谢!
举报

更多回帖

发帖
×
20
完善资料,
赚取积分