[问答]

ADS1299-4用FPGA驱动，FPGA控制START拉高后，发送RDATAC命令DRDY始终是高电平，为什么？

问答对人有帮助，内容完整，我也想知道答案 0 我是自己设计的采集板，用FPGA驱动，1299的START通过引脚控制。目前，当我的FPGA控制START拉高后，然后发送RDATAC命令后，DRDY始终是高电平，请问这是什么原因？ 0 本主题由 Harmony技术专家于 2024-11-21 16:30 审核通过
2024-11-21 07:03:18　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 60 个回答。邀请回答 heks 该类别下有 60 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 wang21cj 该类别下有 48 个回答。邀请回答 lksas 该类别下有 47 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 45 个回答。邀请回答颜刚YanG 该类别下有 43 个回答。邀请回答 fdhsfagd 该类别下有 43 个回答。邀请回答 zhhx1985 该类别下有 42 个回答。邀请回答 huzp_bbs 该类别下有 42 个回答。邀请回答站着幻想该类别下有 41 个回答。邀请回答风动影随该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答 K_Ming 该类别下有 40 个回答。邀请回答深海零下一度1 该类别下有 40 个回答。邀请回答 kghfh 该类别下有 40 个回答。邀请回答 ufydsyfsf 该类别下有 39 个回答。邀请回答 lifei639156 该类别下有 39 个回答，其中被选为最佳答案 1 次。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答举报李泽坚相关推荐 • 给ADS1299通电后，DRDY波形异常的原因？ 221 • AD7760 DRDY始终是高电平 3860 • 自己布的板子，AD7760 DRDY始终是低电平是为什么？ 361 • ADS1299在发送了RDATAC命令后读ID读出来的是0x00，为什么？ 88 • AD7760 DRDY始终是低电平，请问是什么原因？ 1735 • ADS1299-4无法捕捉到DRDY信号是怎么回事？ 72 • AD7124-4的DOUT/RDY脚始终是低电平的原因？ 494 • STC12C2052AD引脚始终是高电平 2601 • max1415的DRDY引脚始终是低电平是什么原因？ 12499 • AD7768用fpga无法将reset拉高，悬空时也是低电平的原因？ 306 2个回答

答案对人有帮助，有参考价值 0 fCLK 时钟您是使用的内部还是外部的，看下CLK时钟是否正确提供？上电前您直接将START pin拉高，上电后您用示波器是否可以检测到DRDY信号？

2024-11-21 16:25:46 评论举报谷菁

答案对人有帮助，有参考价值 0 根据您的描述，您在使用FPGA驱动ADS1299-4时遇到了DRDY始终为高电平的问题。以下是一些可能的原因和解决方案： 1. 时序问题：请检查您的FPGA代码中START和RDATAC命令的时序是否正确。确保在发送RDATAC命令之前，START信号已经稳定地拉高。您可以参考ADS1299的数据手册中的时序图来调整您的代码。 2. 信号完整性问题：检查您的采集板的布线和信号完整性。确保START和DRDY信号之间的连线没有过长的传输线、过小的线宽或过小的线间距等问题。这些问题可能导致信号延迟或不稳定。 3. 电源问题：检查您的采集板的电源供应是否稳定。不稳定的电源可能导致ADS1299-4的工作不正常。确保电源电压和电流满足ADS1299-4的规格要求。 4. FPGA代码问题：检查您的FPGA代码是否正确实现了ADS1299-4的通信协议。确保您正确地发送了RDATAC命令，并且正确地处理了DRDY信号。 5. ADS1299-4配置问题：检查您的ADS1299-4是否正确配置。确保您已经正确设置了采样率、增益和其他相关参数。您可以查阅ADS1299的数据手册，了解如何正确配置该芯片。 6. 硬件故障：如果以上方法都无法解决问题，您可以考虑检查您的采集板和ADS1299-4芯片是否存在硬件故障。您可以尝试使用其他采集板或ADS1299-4芯片进行测试，以排除硬件故障的可能性。综上所述，您需要逐步排查以上可能的原因，以找到导致DRDY始终为高电平的问题所在。希望这些建议能帮助您解决问题。

2024-11-21 18:11:15 评论举报 h1654155216.9102