FPGA|CPLD|ASICwilliam hill官网
直播中

1347350136

10年用户 10经验值
擅长:可编程逻辑 嵌入式技术 EMC/EMI设计 处理器/DSP
私信 关注
[问答]

FPGA PLL输出的时钟信号电压是多少？各位大侠赐教啊！

     我的用的FPGA是Cyclone Iv。其中PLL的数字电源是1.2v，模拟电源是2.5v。       我想用PLL输出一个差分的时钟信号作为前端AD的采样时钟，只是现在不知道pll 输出的时钟信号电压是多少啊？大侠们救命啊。
      前端AD的输入电压是1.8V啊。我是不是还要在FPGA和AD直接接一个电平转换器啊？大侠救命啊

回帖（3）

周大侠

2014-11-7 10:20:06
示波器钩一下看看
举报

camp

2014-11-7 11:47:10
输出电平大小，跟该引脚所在BANK供电有关。
举报

1347350136

2014-11-7 17:46:24
引用: camp 发表于 2014-11-7 11:47
输出电平大小，跟该引脚所在BANK供电有关。

是不是说PLL输出时钟电压是和BANK的电压一致的。而PLL的模拟电源和数字电源实际是只是为了让PLL工作，并不影响最终的输出电压。谢谢，是不是这个意思啊？万分感谢

举报

更多回帖

3 0 1

相关问答

时钟 电压
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分